如圖所示邏輯符號(hào)所表示的觸發(fā)器是（）。
A.RS
B.JK
C.D
D.T
您可能感興趣的試卷
你可能感興趣的試題
如圖所示波形，CP時(shí)鐘脈沖第5個(gè)下降沿時(shí)，觸發(fā)器實(shí)現(xiàn)的功能為（）。
A.保持
B.翻轉(zhuǎn)
C.置1
D.置0
圖示74LS112的說(shuō)法正確的是（）。
A.內(nèi)部有1個(gè)JK觸發(fā)器
B.內(nèi)部有2個(gè)JK觸發(fā)器
C.內(nèi)部有3個(gè)JK觸發(fā)器
D.內(nèi)部有4個(gè)JK觸發(fā)器
A.
B.
C.
D.
雙D集成觸發(fā)器CD4013的7號(hào)引腳是（）。
A.VSS
B.VDD
C.1Q
D.2SD
如圖所示為某觸發(fā)器工作時(shí)前6個(gè)CP的波形，期間沒(méi)有出現(xiàn)的功能是（）。
A.保持
B.翻轉(zhuǎn)
C.置1
D.置0
最新試題
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
一個(gè)n位的D/A換器的分辨率為（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
假定某個(gè)電路如圖示，指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
下面圖示的電路可以實(shí)現(xiàn)（）功能。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。