使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

設(shè)計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。

?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。

下面圖示的電路可以實現(xiàn)（）功能。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時會發(fā)生臨界競爭。

?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進(jìn)行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?

為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。