A.在所有輸入組合下，都產(chǎn)生相同的輸出
B.對每一個輸入，都具有相同或等效的下一狀態(tài)
C.在所有輸入組合下，一部分的輸出相同
D.對每一個輸入，具有一部分相同或等效的下一狀態(tài)
您可能感興趣的試卷
你可能感興趣的試題
A.4
B.5
C.6
D.11
A.激勵方程
B.輸出方程
C.輸入方程
D.轉(zhuǎn)移方程
A.D觸發(fā)器
B.D鎖存器
C.JK觸發(fā)器
D.T觸發(fā)器
A.D
B.T
C.JK
D.D或T
A.同步清零不受時鐘控制，只要reset有效，立即復(fù)位
B.異步清零不受時鐘控制，只要reset有效，立即復(fù)位
C.同步清零和異步清零都要受到時鐘控制，只有在時鐘觸發(fā)沿才會進行復(fù)位
D.同步清零和異步清零都不受時鐘控制，直接復(fù)位
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
?兩個二進制數(shù)的補碼相加，有溢出的是（）。
邏輯函之間滿足（）關(guān)系。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
電路結(jié)構(gòu)如圖所示，該電路是（）。
TTL門電路具有負(fù)載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。