圖示觸發(fā)器電路的特征方程Qn+1=（）
A.TQn+TQn
B.TQ+TQn
C.Q
D.T
您可能感興趣的試卷
你可能感興趣的試題
A.全加器
B.存儲(chǔ)電路
C.譯碼器
D.選擇器
A.
B.
C.
D.
A.前者有 2 個(gè)穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài)
B.前者沒(méi)有穩(wěn)態(tài)，后者有 2 個(gè)穩(wěn)態(tài)
C.前者沒(méi)有穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài)
D.兩者均只有 1 個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持
A.
B.
C.
D.
A.OC門(mén)
B.PMOS
C.NMOS
D.CMOS
最新試題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
CC4000系列的CMOS門(mén)電路不能直接接（）系列的門(mén)電路。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
要使CMOS門(mén)輸入高電平，不能使用的方法為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門(mén)級(jí)聯(lián)的延遲時(shí)間。