電平異步時(shí)序邏輯電路工作的基本條件有（）。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

?設(shè)計(jì)一個(gè)mealy型的110序列檢測器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測器則需要（）個(gè)觸發(fā)器。?

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。

?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。

下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?

設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。