反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。

?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。

設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門(mén)。

如下圖所示的原始狀態(tài)表，其中的等效對(duì)有（）。

?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

?用3線(xiàn)-8線(xiàn)譯碼器74138（邏輯符號(hào)如下圖所示）和與非門(mén)實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門(mén)。?

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線(xiàn)與”的門(mén)電路有（）。

?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?

一個(gè)n位的D/A換器的分辨率為（）。