A.當(dāng)集成塊輸入模擬信號時(shí),主要應(yīng)該選擇高輸入電阻的集成塊
B.當(dāng)集成塊輸入模擬信號時(shí),主要應(yīng)該選擇具有抗干擾設(shè)計(jì)的集成塊
C.當(dāng)集成塊輸入數(shù)字信號時(shí),主要應(yīng)該選擇輸入電流低的集成塊
D.當(dāng)集成塊輸入數(shù)字信號時(shí),主要應(yīng)該選擇輸入電阻低的集成塊
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)字集成塊輸出單元的時(shí)間延遲可能為內(nèi)部單元的數(shù)百倍
B.數(shù)字集成塊輸出單元的邏輯面積至少為內(nèi)部標(biāo)準(zhǔn)門面積的數(shù)百倍以上
C.在大驅(qū)動輸出單元設(shè)計(jì)時(shí),通常采用逐漸增加緩沖驅(qū)動設(shè)計(jì)以縮短延遲時(shí)間
D.數(shù)字集成塊的成本和延遲時(shí)間主要取決于輸出單元
A.數(shù)字集成塊輸出需要的驅(qū)動能力遠(yuǎn)大于內(nèi)部單元的驅(qū)動能力
B.數(shù)字集成塊的輸出單元通常為標(biāo)準(zhǔn)門單元
C.數(shù)字集成塊輸出直接輸出的器件一定是大驅(qū)動反相器
D.數(shù)字集成電路中,大驅(qū)動器件只有反相器
A.簡單緩沖輸入電阻較小
B.簡單緩沖輸入端不允許懸置
C.施密特緩沖能夠形成電壓滯回特性
D.施密特緩沖輸入電阻較小
A.可以降低器件的輸入電容
B.可以提高器件的輸入電阻
C.可以減弱片外噪聲對內(nèi)部電路的影響
D.可能延長狀態(tài)變化的過渡時(shí)間
若COMS反相器電壓轉(zhuǎn)移特性如圖所示,對于采用該反相器構(gòu)建的緩沖器,當(dāng)緩沖器輸入電壓波動范圍為3--5V時(shí),緩沖器輸出電壓的波動范圍是()。
A.4.9—5V
B.4.5—5V
C.0--1V
D.0—5V
最新試題
?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是()。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
電路結(jié)構(gòu)如圖所示,該電路是()。
如圖所示,則F=()。
CC4000系列的CMOS門電路不能直接接()系列的門電路。
要使CMOS門輸入高電平,不能使用的方法為()。