A.觸發(fā)器延遲時間+下一狀態(tài)邏輯（組合電路）的延遲時間
B.下一狀態(tài)邏輯（組合電路）的延遲時間+觸發(fā)器的保持時間
C.下一狀態(tài)邏輯（組合電路）的延遲時間+觸發(fā)器的建立時間
D.觸發(fā)器延遲時間+下一狀態(tài)邏輯（組合電路）的延遲時間+觸發(fā)器的建立時間
您可能感興趣的試卷
你可能感興趣的試題
下圖中哪個狀態(tài)是沒有二義性的？（）
A.A
B.B
C.C
D.D
A.互斥性
B.多樣性
C.完備性
D.同步性
A.在所有輸入組合下，都產(chǎn)生相同的輸出
B.對每一個輸入，都具有相同或等效的下一狀態(tài)
C.在所有輸入組合下，一部分的輸出相同
D.對每一個輸入，具有一部分相同或等效的下一狀態(tài)
A.4
B.5
C.6
D.11
A.激勵方程
B.輸出方程
C.輸入方程
D.轉(zhuǎn)移方程
最新試題
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。
邏輯函之間滿足（）關(guān)系。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
輸出端不能直接線與的門電路有（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
?下圖邏輯單元實現(xiàn)的功能為（）。
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。