A.當(dāng)集成塊輸出驅(qū)動(dòng)CMOS數(shù)字電路時(shí)，應(yīng)該選用小功率集成器件
B.當(dāng)集成塊輸出驅(qū)動(dòng)有源模擬電路時(shí)，應(yīng)該選用小功率集成器件
C.當(dāng)集成塊輸出驅(qū)動(dòng)無(wú)源模擬電路時(shí)，應(yīng)該選用較大功率集成器件
D.當(dāng)集成塊輸出驅(qū)動(dòng)發(fā)光顯示電路時(shí)，應(yīng)該選用較大功率集成器件

A.當(dāng)集成塊接收臨近單元的信號(hào)時(shí)，通常采用具有施密特緩沖輸入的器件
B.當(dāng)集成塊接收臨近單元的信號(hào)時(shí)，通常采用具有簡(jiǎn)單緩沖輸入的器件
C.當(dāng)集成塊接收較遠(yuǎn)距離單元的信號(hào)時(shí)，通常采用具有簡(jiǎn)單緩沖輸入的器件
D.當(dāng)集成塊接收較遠(yuǎn)距離單元的信號(hào)時(shí)，通常采用具有施密特緩沖輸入的器件

A.當(dāng)集成塊輸入模擬信號(hào)時(shí)，主要應(yīng)該選擇高輸入電阻的集成塊
B.當(dāng)集成塊輸入模擬信號(hào)時(shí)，主要應(yīng)該選擇具有抗干擾設(shè)計(jì)的集成塊
C.當(dāng)集成塊輸入數(shù)字信號(hào)時(shí)，主要應(yīng)該選擇輸入電流低的集成塊
D.當(dāng)集成塊輸入數(shù)字信號(hào)時(shí)，主要應(yīng)該選擇輸入電阻低的集成塊

A.數(shù)字集成塊輸出單元的時(shí)間延遲可能為內(nèi)部單元的數(shù)百倍
B.數(shù)字集成塊輸出單元的邏輯面積至少為內(nèi)部標(biāo)準(zhǔn)門(mén)面積的數(shù)百倍以上
C.在大驅(qū)動(dòng)輸出單元設(shè)計(jì)時(shí)，通常采用逐漸增加緩沖驅(qū)動(dòng)設(shè)計(jì)以縮短延遲時(shí)間
D.數(shù)字集成塊的成本和延遲時(shí)間主要取決于輸出單元

A.數(shù)字集成塊輸出需要的驅(qū)動(dòng)能力遠(yuǎn)大于內(nèi)部單元的驅(qū)動(dòng)能力
B.數(shù)字集成塊的輸出單元通常為標(biāo)準(zhǔn)門(mén)單元
C.數(shù)字集成塊輸出直接輸出的器件一定是大驅(qū)動(dòng)反相器
D.數(shù)字集成電路中，大驅(qū)動(dòng)器件只有反相器