A.當集成塊接收臨近單元的信號時，通常采用具有施密特緩沖輸入的器件
B.當集成塊接收臨近單元的信號時，通常采用具有簡單緩沖輸入的器件
C.當集成塊接收較遠距離單元的信號時，通常采用具有簡單緩沖輸入的器件
D.當集成塊接收較遠距離單元的信號時，通常采用具有施密特緩沖輸入的器件
您可能感興趣的試卷
你可能感興趣的試題
A.當集成塊輸入模擬信號時，主要應(yīng)該選擇高輸入電阻的集成塊
B.當集成塊輸入模擬信號時，主要應(yīng)該選擇具有抗干擾設(shè)計的集成塊
C.當集成塊輸入數(shù)字信號時，主要應(yīng)該選擇輸入電流低的集成塊
D.當集成塊輸入數(shù)字信號時，主要應(yīng)該選擇輸入電阻低的集成塊
A.數(shù)字集成塊輸出單元的時間延遲可能為內(nèi)部單元的數(shù)百倍
B.數(shù)字集成塊輸出單元的邏輯面積至少為內(nèi)部標準門面積的數(shù)百倍以上
C.在大驅(qū)動輸出單元設(shè)計時，通常采用逐漸增加緩沖驅(qū)動設(shè)計以縮短延遲時間
D.數(shù)字集成塊的成本和延遲時間主要取決于輸出單元
A.數(shù)字集成塊輸出需要的驅(qū)動能力遠大于內(nèi)部單元的驅(qū)動能力
B.數(shù)字集成塊的輸出單元通常為標準門單元
C.數(shù)字集成塊輸出直接輸出的器件一定是大驅(qū)動反相器
D.數(shù)字集成電路中，大驅(qū)動器件只有反相器
A.簡單緩沖輸入電阻較小
B.簡單緩沖輸入端不允許懸置
C.施密特緩沖能夠形成電壓滯回特性
D.施密特緩沖輸入電阻較小
A.可以降低器件的輸入電容
B.可以提高器件的輸入電阻
C.可以減弱片外噪聲對內(nèi)部電路的影響
D.可能延長狀態(tài)變化的過渡時間
最新試題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。
?如圖電路，描述正確的是（）。
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
電路結(jié)構(gòu)如圖所示，該電路是（）。