下面與八進(jìn)制數(shù)(47.3)8等值的數(shù)為()
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.周期
B.占空比
C.脈寬
D.掃描期
下列與十進(jìn)制數(shù)(53.5)10等值的數(shù)或代碼為()
A.A
B.B
C.C
D.D
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
A.8421BCD碼
B.5421BCD碼
C.余三碼
D.格雷碼
()的輸出端可直接相連,實(shí)現(xiàn)線與邏輯功能。
A.A
B.B
C.C
D.D
最新試題
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會(huì)讓其發(fā)生。
TTL門(mén)電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
?如圖電路,描述正確的是()。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號(hào)應(yīng)為()。
關(guān)于集成塊的輸出單元,下列說(shuō)法中正確的是()。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候,當(dāng)輸入10時(shí),輸出為()。
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
?利用開(kāi)關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價(jià)的邏輯關(guān)系為()。