電路結(jié)構(gòu)如下圖所示，該電路實(shí)現(xiàn)的邏輯單元為（）。
A.INV
B.NAND2
C.BUFFER
D.OR2
您可能感興趣的試卷
你可能感興趣的試題
A.NAND2
B.AND2
C.INV
D.BUFFER
A.開關(guān)電路完全由受輸入狀態(tài)控制的開關(guān)構(gòu)成
B.輸入高電平使開關(guān)接通，低電平使開關(guān)斷開
C.輸出通過開關(guān)連接電源和接地，獲取高電平或低電平
D.不能將開關(guān)電路中所有開關(guān)都接通
A.NMOS開關(guān)可用于輸出獲取高電平的連接
B.NMOS開關(guān)只用于輸出獲取低電平的連接
C.MOS開關(guān)良好導(dǎo)通時(shí)，G與S的狀態(tài)一定相反
D.MOS開關(guān)良好導(dǎo)通時(shí)，G與D的狀態(tài)可能相同
A.INV
B.NAND2
C.NOR3
D.AND2
A.
B.
C.
D.
最新試題
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
輸出端不能直接線與的門電路有（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
邏輯函之間滿足（）關(guān)系。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
如圖所示，則F=（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。