A.二進制
B.BCD碼
C.十進制
D.十六進制
您可能感興趣的試卷
你可能感興趣的試題
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.在時間和數(shù)值變化上都是離散的信號;
B.在時間和數(shù)值變化上都是連續(xù)的信號;
C.屬于二值信號,用高電平和電平來表示;
D.無規(guī)律變化信號。
A.小規(guī)模集成電路(SSI)
B.中規(guī)模集成電路(MSI)
C.大規(guī)模集成電路(LSI)
D.超大規(guī)模集成電路(VLSI)
A.接相應的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
A.TTL
B.ECL
C.HTL
D.I2L
A.高電平
B.低電平
C.高阻
D.失效
A.TTL集成門電路的電源電壓比CMOS集成門電路的電源電壓范圍寬。
B.TTL集成門電路的功耗比CMOS集成門電路的功耗低。
C.TTL與非門的輸入端可以懸空,CMOS與非門的輸入端不可以懸空。
D.TTL與非門和CMOS與非門的輸入端都可以懸空。
A.電壓傳輸特性
B.輸入特性
C.輸出特性
D.動態(tài)特性
A.結構簡單、成本低
B.輸出的高低電平數(shù)值和輸入高、低電平數(shù)值不相等
C.帶負載能力差
D.帶負載能力強
A.邏輯符號
B.功能表
C.真值表
D.狀態(tài)轉換圖
最新試題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù),但它不可以用來實現(xiàn)()。
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()