要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。

?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

如圖所示，則F=（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。

?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。

輸出端不能直接線與的門電路有（）。

邏輯函之間滿足（）關(guān)系。