?下圖所示用5G555構(gòu)成的多諧振蕩器，如果電容C和電阻R1的值保持不變，增大R2的電阻值，那么多諧振蕩器生成的矩形波的占空比將（）。
A.不變
B.減小
C.增大
D.不確定
您可能感興趣的試卷
你可能感興趣的試題
下面圖示電路中，當(dāng)M=1時(shí)，實(shí)現(xiàn)的是模（）計(jì)數(shù)功能。
A.7
B.8
C.9
D.10
?如下圖所示電路，假設(shè)初始狀態(tài)為0000，DR和DL端串行輸入序列11011001（從左至右順序輸入），在4個(gè)時(shí)鐘周期后，寄存器狀態(tài)輸入QDQCQBQA為（）。
A.1011
B.1101
C.1001
D.1000
A.有16個(gè)輸入端，1個(gè)輸出端，4個(gè)控制端
B.有16個(gè)輸入端，1個(gè)輸出端，3個(gè)控制端
C.有1個(gè)輸入端，16個(gè)輸出端，4個(gè)控制端
D.有1個(gè)輸入端，16個(gè)輸出端，3個(gè)控制端
?某電平異步時(shí)序邏輯電路的流程表如下表所示，電路中存在非臨界競(jìng)爭(zhēng)的位置有（）。
A.穩(wěn)態(tài)（00，11）輸入由00變?yōu)?1
B.穩(wěn)態(tài)（11，01）輸入由11變?yōu)?0
C.穩(wěn)態(tài)（11，11）輸入由11變?yōu)?1
D.穩(wěn)態(tài)（10，10）輸入由10變?yōu)?1
?下圖所示電路是一個(gè)（）。
?A.組合邏輯電路
B.同步時(shí)序邏輯電路
C.脈沖異步時(shí)序邏輯電路
D.電平異步時(shí)序邏輯電路
最新試題
下圖所示組合邏輯電路，其功能是（）。
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
下面圖示的電路可以實(shí)現(xiàn)（）功能。
反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。