反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。

為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

設計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。

實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。

下圖所示電路的功能是（）。

假定某個電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達式為（）。