A.01000000
B.00100000
C.10111111
D.11011111
您可能感興趣的試卷
你可能感興趣的試題
A.ERR_L
B.OK
C.ERROR’
D.DATAIN
用最小成本法化簡下面的卡諾圖,結(jié)果為()。
A.A2A1’A0+A3A2+A3A1’A0’+A2A1A0’
B.A3A2A1’A0+A3’A2A1A0’+A3A1’A0’+A3A2’A1A0
C.A2A1’A0+A3’A2A1A0+A3A1’A0’+A2A1A0’
D.A3A2A1’A0+A3A2+A3A1’A0’+A2A1A0’
檢驗(yàn)下列電路是否存在靜態(tài)冒險(xiǎn)?()
A.在輸入端A可能存在
B.在輸入端B可能存在
C.輸入端C可能存在
A.邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中所有的變量變?yōu)榉醋兞?,其他形式不變得到?br/>B.邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中真值表中的所有0和1互換得到的
C.邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中真值表中的輸出0和1互換得到的
D.邏輯函數(shù)的反函數(shù)表達(dá)就是將原函數(shù)中所有的變量變?yōu)榉醋兞?,同時(shí)與或符號互換,其他形式不變得到的
A.不能低于集成塊高電平輸出最小值
B.不能高于于集成塊高電平輸出最小值
C.不能低于集成塊低電平輸出最大值
D.不能高于集成塊低電平輸出最大值
最新試題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。
輸出端不能直接線與的門電路有()。
如圖所示,則F=()。
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會讓其發(fā)生。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候,輸出應(yīng)該為()。
?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是()。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號應(yīng)為()。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。