A.不能低于集成塊高電平輸出最小值
B.不能高于于集成塊高電平輸出最小值
C.不能低于集成塊低電平輸出最大值
D.不能高于集成塊低電平輸出最大值
您可能感興趣的試卷
你可能感興趣的試題
A.當集成塊輸出驅動無源模擬電路時,該電路等效電阻不能低于某個最小值
B.當集成塊輸出驅動無源模擬電路時,該電路等效電阻不能高于某個最大值
C.當集成塊輸出驅動無源模擬電路時,主要考慮低電平輸出的匹配設計
D.當集成塊輸出驅動無源模擬電路時,主要考慮高電平輸出的匹配設計
A.當集成塊輸出驅動CMOS數(shù)字電路時,應該選用小功率集成器件
B.當集成塊輸出驅動有源模擬電路時,應該選用小功率集成器件
C.當集成塊輸出驅動無源模擬電路時,應該選用較大功率集成器件
D.當集成塊輸出驅動發(fā)光顯示電路時,應該選用較大功率集成器件
A.當集成塊接收臨近單元的信號時,通常采用具有施密特緩沖輸入的器件
B.當集成塊接收臨近單元的信號時,通常采用具有簡單緩沖輸入的器件
C.當集成塊接收較遠距離單元的信號時,通常采用具有簡單緩沖輸入的器件
D.當集成塊接收較遠距離單元的信號時,通常采用具有施密特緩沖輸入的器件
A.當集成塊輸入模擬信號時,主要應該選擇高輸入電阻的集成塊
B.當集成塊輸入模擬信號時,主要應該選擇具有抗干擾設計的集成塊
C.當集成塊輸入數(shù)字信號時,主要應該選擇輸入電流低的集成塊
D.當集成塊輸入數(shù)字信號時,主要應該選擇輸入電阻低的集成塊
A.數(shù)字集成塊輸出單元的時間延遲可能為內部單元的數(shù)百倍
B.數(shù)字集成塊輸出單元的邏輯面積至少為內部標準門面積的數(shù)百倍以上
C.在大驅動輸出單元設計時,通常采用逐漸增加緩沖驅動設計以縮短延遲時間
D.數(shù)字集成塊的成本和延遲時間主要取決于輸出單元
最新試題
若n個變量的同或運算和異或運算結果相同,則n為奇數(shù)()
如圖,是151的電路設計,其中輸入端的使用了6個反相器,而實現(xiàn)邏輯功能應該可以省掉三個,為什么這么設計()。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是()。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
?當共陰極7段數(shù)碼管顯示2的時候,輸出應該為()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
如圖電路實現(xiàn)的邏輯函數(shù)是()。
已知有二輸入邏輯門,只有當輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關系為()。
TTL門電路具有負載能力強、抗干擾能力強和轉換速度高等特點。
?十進制數(shù)22.37對應的二進制數(shù)是()。