單項選擇題要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應為（）。
A.JK=00
B.JK=01
C.JK=10
D.JK=11
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題實現(xiàn)兩個四位二進制數(shù)相乘的組合電路，應有（）個輸出函數(shù)。
A.8
B.9
C.10
D.11
2.單項選擇題
將D觸發(fā)器改造成T觸發(fā)器，圖所示電路中的虛線框內應是（）。
A.或非門
B.與非門
C.異或門
D.同或門
3.單項選擇題下列四種類型的邏輯門中，可以用（）實現(xiàn)三種基本運算。
A.與門
B.或門
C.非門
D.與非門
4.單項選擇題
根據(jù)反演規(guī)則，
的反函數(shù)為（）。
A.
B.
C.
D.
5.單項選擇題標準或-與式是由（）構成的邏輯表達式。
A.與項相或
B.最小項相或
C.最大項相與
D.或項相與
最新試題
電平異步時序邏輯電路工作的基本條件有（）。
題型：多項選擇題
?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。
題型：單項選擇題
?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。
題型：單項選擇題
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
題型：多項選擇題
下面圖示的電路可以實現(xiàn)（）功能。
題型：單項選擇題
下圖所示的PLD連接表示的輸出函數(shù)表達式F等于（）。
題型：單項選擇題
下圖所示CMOS電路實現(xiàn)的邏輯是（）。
題型：單項選擇題
設計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項選擇題
輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。
題型：單項選擇題
通常，使用參數(shù)（）來衡量D/A轉換器的轉換速度。
題型：單項選擇題