假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示組合邏輯電路，其功能是（）。

下面圖示的電路可以實現(xiàn)（）功能。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當（）時會發(fā)生臨界競爭。

現(xiàn)場可編程門陣列FPGA的設計流程中，下列屬于規(guī)劃設計階段的工作有（）。

如下圖所示的原始狀態(tài)表，其中的等效對有（）。