?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?

現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

下圖所示電路的功能是（）。

對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。

假定描述一個(gè)同步時(shí)序電路的最簡狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?

假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。

?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭。

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。

?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測(cè)器則需要（）個(gè)觸發(fā)器。?