A.隨機(jī)讀寫存儲(chǔ)器
B.可編程邏輯陣列
C.通用陣列邏輯
D.現(xiàn)場(chǎng)可編程門陣列
您可能感興趣的試卷
你可能感興趣的試題
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸入輸出單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.只讀存儲(chǔ)器
A.與當(dāng)前輸入有關(guān)
B.與當(dāng)前狀態(tài)有關(guān)
C.與當(dāng)前輸入和狀態(tài)都有關(guān)
D.與當(dāng)前輸入和狀態(tài)都無(wú)關(guān)
JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=Q，則輸入信號(hào)必定不為（）。
A.A
B.B
C.C
D.D
A.RS=X0
B.RS=0X
C.RS=X1
D.RS=1X
最新試題
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
?數(shù)字設(shè)計(jì)的層次主要有（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
?如圖所示電路論述正確的是（）。