A.CMOS
B.TTL
C.ECL
D.都一樣
您可能感興趣的試卷
你可能感興趣的試題
A.1個(gè)
B.2個(gè)
C.3個(gè)
D.4個(gè)
A.0，0
B.0，1
C.1，0
D.1，1
A.0
B.1
C.Q
A.TTL集電級(jí)開(kāi)路門(mén)（OC門(mén)）
B.TTL三態(tài)輸出門(mén)
C.具有推拉式輸出的TTL
D.CMOS三態(tài)輸出門(mén)
A.1，l
B.1，0
C.0，1
D.0，0
最新試題
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門(mén)電路有（）。
下圖所示電路的功能是（）。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
通常，使用參數(shù)（）來(lái)衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。