A.NOT最高，AND最低
B.NOT最低，AND最高
C.NOT最高，AND次高
D.NOT最低，AND次低
您可能感興趣的試卷
你可能感興趣的試題
A.自然數(shù)和單位
B.整數(shù)和單位
C.整數(shù)和字符
D.字符和單位
分析下述程序，選擇正確的運(yùn)行結(jié)果（）
A.A
B.B
C.C
D.D
A.用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為
B.用于描述系統(tǒng)外部的結(jié)構(gòu)和行為
C.用于描述系統(tǒng)內(nèi)部和外部的結(jié)構(gòu)和行為
D.用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)
A.用于描述所設(shè)計(jì)系統(tǒng)的外部接口信號(hào)
B.用于描述所設(shè)計(jì)系統(tǒng)的內(nèi)部接口信號(hào)
C.用于描述所設(shè)計(jì)系統(tǒng)的內(nèi)部和外部接口信號(hào)
D.用于描述所設(shè)計(jì)系統(tǒng)的外部輸入信號(hào)
下述根據(jù)VHDL進(jìn)行的I/O名稱定義中，哪個(gè)是正確的（）
A.A
B.B
C.C
D.D
最新試題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
邏輯函之間滿足（）關(guān)系。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。