A.用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為
B.用于描述系統(tǒng)外部的結(jié)構(gòu)和行為
C.用于描述系統(tǒng)內(nèi)部和外部的結(jié)構(gòu)和行為
D.用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)
您可能感興趣的試卷
你可能感興趣的試題
A.用于描述所設(shè)計(jì)系統(tǒng)的外部接口信號(hào)
B.用于描述所設(shè)計(jì)系統(tǒng)的內(nèi)部接口信號(hào)
C.用于描述所設(shè)計(jì)系統(tǒng)的內(nèi)部和外部接口信號(hào)
D.用于描述所設(shè)計(jì)系統(tǒng)的外部輸入信號(hào)
下述根據(jù)VHDL進(jìn)行的I/O名稱定義中，哪個(gè)是正確的（）
A.A
B.B
C.C
D.D
A.a.pof
B.a.sof
C.a.jed
D.a.rpt
A.a.gdf
B.a.vhd
C.a.wdf
D.a.sch
A.功能仿真
B.時(shí)序仿真
C.定時(shí)仿真
D.PCB板仿真
最新試題
?數(shù)字設(shè)計(jì)的層次主要有（）。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
?如圖電路，描述正確的是（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
電路結(jié)構(gòu)如圖所示，該電路是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。