下述根據(jù)VHDL進(jìn)行的I/O名稱定義中，哪個是正確的（）
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.a.pof
B.a.sof
C.a.jed
D.a.rpt
A.a.gdf
B.a.vhd
C.a.wdf
D.a.sch
A.功能仿真
B.時序仿真
C.定時仿真
D.PCB板仿真
A.邏輯陣列快
B.宏單元
C.快速通道互連
D.I/O控制塊
A.嵌入式陣列快
B.邏輯陣列快
C.可編程連線陣列
D.I/O單元
最新試題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
若n個變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
要使JK觸發(fā)器在時鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號應(yīng)為（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
輸出端不能直接線與的門電路有（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。