若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

?如圖所示電路論述正確的是（）。

邏輯函之間滿足（）關(guān)系。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。

?數(shù)字設(shè)計的層次主要有（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。

如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。