A.FLASH
B.SRAM
C.EEPROM
D.DRAM
您可能感興趣的試卷
你可能感興趣的試題
A.2000B
B.2048B
C.4096B
D.4000B
A.置1
B.翻轉(zhuǎn)
C.置0
D.保持
A.D觸發(fā)器
B.T觸發(fā)器
C.JK觸發(fā)器
D.T′觸發(fā)器
A.邊沿觸發(fā)器的次態(tài)僅取決于時(shí)鐘有效邊沿到達(dá)時(shí)輸入的邏輯狀態(tài)。
B.脈沖觸發(fā)器的次態(tài)只考慮CLK下降沿到達(dá)時(shí)輸入的邏輯狀態(tài)，從而決定次態(tài)的變化。
C.觸發(fā)器與鎖存器的不同在于觸發(fā)器增加了一個(gè)觸發(fā)時(shí)鐘信號(hào)。
D.電平觸發(fā)的觸發(fā)器只有當(dāng)CLK變?yōu)橛行щ娖绞?，觸發(fā)器才能接受輸入信號(hào)，并按照輸入信號(hào)將觸發(fā)器的輸出置成相應(yīng)狀態(tài)。
A.Q=1，Q?=0
B.Q=0，Q?=0
C.Q=0，Q?=1
D.Q=1，Q?=1
最新試題
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
下圖所示組合邏輯電路，其功能是（）。
實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
假定某個(gè)電路如圖示，指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
下面圖示的電路可以實(shí)現(xiàn)（）功能。