集成電路的制造工藝，需要采用隔離技術，常見的隔離方法有（）。

以下工藝中，方塊電阻是一個重要的參數，一般用于衡量（）工藝中雜質情況。

用四端器件繪制電路圖時，NMOS管和PMOS管的襯底連接正確的是（）。

未進行摻雜的二氧化硅薄膜，通常簡寫為（）。

顯影后，被曝光區(qū)域的光刻膠被去除，該種光刻膠稱為（）。

我們利用LOCOS技術制作MOS中的（）。

CMOS電路是通過有源區(qū)進行隔離的，屬于絕緣介質隔離。

關于電路的層次，自下向上順序正確的是（）。

外延雙阱工藝的優(yōu)點包括（）。

集成電路版圖物理驗證必須要做的步驟主要有哪些？（）