A.標準與或；標準與或
B.標準與或；最簡與或
C.最簡與或；標準與或
D.最簡與或；最簡與或
您可能感興趣的試卷
你可能感興趣的試題
?已知陣列圖如下圖所示，下列描述錯誤的是（）。
A.這是一個可編程只讀存儲器PROM電路
B.這個電路的功能是實現(xiàn)全加器功能
C.輸出F1表示全加器本位的和
D.輸出F1表示全加器向高位的進位
?下圖所示用5G555構(gòu)成的多諧振蕩器，如果電容C和電阻R1的值保持不變，增大R2的電阻值，那么多諧振蕩器生成的矩形波的占空比將（）。
A.不變
B.減小
C.增大
D.不確定
下面圖示電路中，當M=1時，實現(xiàn)的是模（）計數(shù)功能。
A.7
B.8
C.9
D.10
?如下圖所示電路，假設(shè)初始狀態(tài)為0000，DR和DL端串行輸入序列11011001（從左至右順序輸入），在4個時鐘周期后，寄存器狀態(tài)輸入QDQCQBQA為（）。
A.1011
B.1101
C.1001
D.1000
A.有16個輸入端，1個輸出端，4個控制端
B.有16個輸入端，1個輸出端，3個控制端
C.有1個輸入端，16個輸出端，4個控制端
D.有1個輸入端，16個輸出端，3個控制端
最新試題
?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實現(xiàn)函數(shù)的功能時，74138的輸出端（）連接與非門。?
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
一個n位的D/A換器的分辨率為（）。
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
下圖所示組合邏輯電路，其功能是（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。
一個Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是（）。
電平異步時序邏輯電路工作的基本條件有（）。
反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。