A.功能仿真
B.時(shí)序仿真
C.定時(shí)仿真
D.PCB板仿真
您可能感興趣的試卷
你可能感興趣的試題
A.邏輯陣列快
B.宏單元
C.快速通道互連
D.I/O控制塊
A.嵌入式陣列快
B.邏輯陣列快
C.可編程連線陣列
D.I/O單元
A.CPLD
B.EPLD
C.GAL
D.FPGA
A.ROM
B.PLA
C.GAL
D.CPLD
A.VHDL和Verilog HDL
B.VHDL和AHDL
C.AHDL和Verilog HDL
D.Verilog HDL和MHDL
最新試題
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是()。
?下圖邏輯單元實(shí)現(xiàn)的功能為()。
關(guān)于集成塊的輸出單元,下列說(shuō)法中正確的是()。
輸出端不能直接線與的門電路有()。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是()。
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。