A.a.gdf
B.a.vhd
C.a.wdf
D.a.sch
您可能感興趣的試卷
你可能感興趣的試題
A.功能仿真
B.時(shí)序仿真
C.定時(shí)仿真
D.PCB板仿真
A.邏輯陣列快
B.宏單元
C.快速通道互連
D.I/O控制塊
A.嵌入式陣列快
B.邏輯陣列快
C.可編程連線陣列
D.I/O單元
A.CPLD
B.EPLD
C.GAL
D.FPGA
A.ROM
B.PLA
C.GAL
D.CPLD
最新試題
已知函數(shù)F(A,B,C,D)=(AB’)’+(C’D+B’C)’,則其最簡(jiǎn)表達(dá)式為()。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。
如圖所示,則F=()。
關(guān)于集成塊的輸出單元,下列說(shuō)法中正確的是()。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是()。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會(huì)讓其發(fā)生。