?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。

電平異步時(shí)序邏輯電路工作的基本條件有（）。

?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線(xiàn)與”的門(mén)電路有（）。

反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。

在正常工作時(shí)，3-8線(xiàn)譯碼器74138的使能端的值為（）。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

假定某個(gè)電路如圖示，指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。

下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。

設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。