A.在同一芯片上制作大量晶體管就稱為集成電路
B.CMOS邏輯單元完全由晶體管在電路板上連接構(gòu)成
C.集成電路需要晶體管連接形成功能單元后再進(jìn)行封裝
D.集成電路的對(duì)等性設(shè)計(jì)要求各邏輯單元的高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同
您可能感興趣的試卷
你可能感興趣的試題
A.275
B.250
C.220
D.200
若CMOS單元的設(shè)計(jì)指標(biāo)為：
輸入高電平最小值2.8V 輸入低電平最大值2.3V
輸出高電平最小值3.9V 輸出低電平最大值0.7V
則高電平噪聲容限為（）。
A.0.5V
B.1.1V
C.1.6V
D.2.1V
A.y=（a+b.c）’
B.y=a+b+c
C.y=a+b+c’
D.y=a‘+b
A.在CMOS結(jié)構(gòu)中，當(dāng)2個(gè)輸入控制的NMOS器件構(gòu)成串聯(lián)時(shí)，這2個(gè)變量控制的PMOS器件一定是并聯(lián)
B.在CMOS基本結(jié)構(gòu)中，每個(gè)輸入一定控制2個(gè)MOS器件
C.CMOS結(jié)構(gòu)形成的NAND4中，所有PMOS器件都形成串聯(lián)
D.連接有上拉電阻的開(kāi)路門單元的可能輸出狀態(tài)為高阻態(tài)、低電平狀態(tài)和高電平狀態(tài)
下圖電路實(shí)現(xiàn)的邏輯運(yùn)算是（）。
A.y=（a+b）.（c+d）
B.y=（a.b+c.d）’
C.y=a.b+c.d
D.y=（（a+b）.（c+d））’
最新試題
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
輸出端不能直接線與的門電路有（）。
?如圖所示電路論述正確的是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
如圖所示，則F=（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。