A.在CMOS結(jié)構(gòu)中，當(dāng)2個(gè)輸入控制的NMOS器件構(gòu)成串聯(lián)時(shí)，這2個(gè)變量控制的PMOS器件一定是并聯(lián)
B.在CMOS基本結(jié)構(gòu)中，每個(gè)輸入一定控制2個(gè)MOS器件
C.CMOS結(jié)構(gòu)形成的NAND4中，所有PMOS器件都形成串聯(lián)
D.連接有上拉電阻的開路門單元的可能輸出狀態(tài)為高阻態(tài)、低電平狀態(tài)和高電平狀態(tài)
您可能感興趣的試卷
你可能感興趣的試題
下圖電路實(shí)現(xiàn)的邏輯運(yùn)算是（）。
A.y=（a+b）.（c+d）
B.y=（a.b+c.d）’
C.y=a.b+c.d
D.y=（（a+b）.（c+d））’
下圖電路實(shí)現(xiàn)的邏輯運(yùn)算是（）。
A.y=a.（b+c）’
B.y=（a.（b+c））’
C.y=a+b.c’
D.y=（a+b.c）’
電路結(jié)構(gòu)如下圖所示，該電路實(shí)現(xiàn)的邏輯單元為（）。
A.AND2
B.NAND2
C.BUFFER
D.NOR2
電路結(jié)構(gòu)如下圖所示，該電路實(shí)現(xiàn)的邏輯單元為（）。
A.INV
B.NAND2
C.BUFFER
D.OR2
A.NAND2
B.AND2
C.INV
D.BUFFER
最新試題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。