A.NMOS
B.CMOS
C.TTL
D.PMOS
您可能感興趣的試卷
你可能感興趣的試題
A.傳輸門(mén)
B.或非門(mén)
C.三態(tài)門(mén)
D.OC門(mén)
A.二進(jìn)制
B.八進(jìn)制
C.十進(jìn)制
D.十六進(jìn)制
A.相鄰2個(gè)代碼之間只有1位不同
B.相鄰2個(gè)代碼之間有2位不同
C.相鄰2個(gè)代碼之間有3位不同
D.相鄰2個(gè)代碼之間有4位不同
A.00111000.01000011
B.01011011.01110110
C.01101100.10000111
D.01111101.10011000
A.1111111.01
B.1000000010
C.111110.01
D.1100011.11
最新試題
反映TTL與非門(mén)輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
下圖所示電路的功能是（）。
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
下面圖示的電路可以實(shí)現(xiàn)（）功能。
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
如下圖所示的原始狀態(tài)表，其中的等效對(duì)有（）。
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?