關于集成塊的輸出單元，下列說法中正確的是（）。

若n個變量的同或運算和異或運算結果相同，則n為奇數(shù)（）

要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應為（）。

對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

?利用開關代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關系為（）。

?十進制數(shù)178.5對應的余3碼是（）。

如圖所示，則F=（）。

?如圖所示電路論述正確的是（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。