?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時會發(fā)生臨界競爭。

電平異步時序邏輯電路工作的基本條件有（）。

設(shè)計一個判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。

?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進(jìn)行選擇，對應(yīng)選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。

?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是（）。

對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

下圖所示組合邏輯電路，其功能是（）。

?用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時，74138的輸出端（）連接與非門。?