A.SSI設計
B.MSI設計
C.VLSI設計
D.基于FPGA的可編程設計
您可能感興趣的試卷
你可能感興趣的試題
A.可能導致電路可靠性下降
B.可能導致數(shù)字系統(tǒng)的成本提高
C.可能導致電路抗干擾性提高
D.可能導致數(shù)字系統(tǒng)的運算速度提高
A.對CMOS結構的NAND3,若每個MOS器件的導通電阻完全相同,當高電平容限與低電平容限相同時,高電平驅動能力與低電平驅動能力相同
B.對CMOS結構的NAND3,若每個MOS器件的導通電阻完全相同,當高電平容限與低電平容限相同時,高電平驅動能力是低電平驅動能力的3倍
C.對CMOS結構的NAND3,若每個MOS器件的導通電阻完全相同,當高電平容限與低電平容限相同時,低電平驅動能力是高電平驅動能力的3倍
D.對CMOS結構的NOR3,若每個MOS器件的導通電阻完全相同,當高電平容限與低電平容限相同時,高電平驅動能力是低電平驅動能力的3倍
A.在同一芯片上制作大量晶體管就稱為集成電路
B.CMOS邏輯單元完全由晶體管在電路板上連接構成
C.集成電路需要晶體管連接形成功能單元后再進行封裝
D.集成電路的對等性設計要求各邏輯單元的高電平驅動能力與低電平驅動能力相同
A.275
B.250
C.220
D.200
若CMOS單元的設計指標為:
輸入高電平最小值2.8V 輸入低電平最大值2.3V
輸出高電平最小值3.9V 輸出低電平最大值0.7V
則高電平噪聲容限為()。
A.0.5V
B.1.1V
C.1.6V
D.2.1V
最新試題
輸出端不能直接線與的門電路有()。
約束項在函數(shù)化簡時可以當作1,是因為在實際電路中,這種輸入組合根本不可能會讓其發(fā)生。
邏輯函之間滿足()關系。
?當共陰極7段數(shù)碼管顯示2的時候,輸出應該為()。
?兩個二進制數(shù)的補碼相加,有溢出的是()。
電路結構如圖所示,該電路是()。
要使JK觸發(fā)器在時鐘脈沖作用下,實現(xiàn)輸出,則輸入信號應為()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是()。
?十進制數(shù)22.37對應的二進制數(shù)是()。