A.對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同
B.對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍
C.對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，低電平驅(qū)動(dòng)能力是高電平驅(qū)動(dòng)能力的3倍
D.對(duì)CMOS結(jié)構(gòu)的NOR3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍
您可能感興趣的試卷
你可能感興趣的試題
A.在同一芯片上制作大量晶體管就稱(chēng)為集成電路
B.CMOS邏輯單元完全由晶體管在電路板上連接構(gòu)成
C.集成電路需要晶體管連接形成功能單元后再進(jìn)行封裝
D.集成電路的對(duì)等性設(shè)計(jì)要求各邏輯單元的高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同
A.275
B.250
C.220
D.200
若CMOS單元的設(shè)計(jì)指標(biāo)為：
輸入高電平最小值2.8V 輸入低電平最大值2.3V
輸出高電平最小值3.9V 輸出低電平最大值0.7V
則高電平噪聲容限為（）。
A.0.5V
B.1.1V
C.1.6V
D.2.1V
A.y=（a+b.c）’
B.y=a+b+c
C.y=a+b+c’
D.y=a‘+b
A.在CMOS結(jié)構(gòu)中，當(dāng)2個(gè)輸入控制的NMOS器件構(gòu)成串聯(lián)時(shí)，這2個(gè)變量控制的PMOS器件一定是并聯(lián)
B.在CMOS基本結(jié)構(gòu)中，每個(gè)輸入一定控制2個(gè)MOS器件
C.CMOS結(jié)構(gòu)形成的NAND4中，所有PMOS器件都形成串聯(lián)
D.連接有上拉電阻的開(kāi)路門(mén)單元的可能輸出狀態(tài)為高阻態(tài)、低電平狀態(tài)和高電平狀態(tài)
最新試題
CC4000系列的CMOS門(mén)電路不能直接接（）系列的門(mén)電路。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
?如圖所示電路論述正確的是（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。