對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。

下面圖示的電路可以實現(xiàn)（）功能。

假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài)，則該電路中有（）個觸發(fā)器，電路中存在（）個多余狀態(tài)。?

使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。

現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。

輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。

?已知某異步時序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時會發(fā)生臨界競爭。

下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

一個Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是（）。