單項(xiàng)選擇題

假設(shè)最小晶體管柵極導(dǎo)致的時(shí)間延遲為1，下列電路中從a到y(tǒng)的信號(hào)傳遞延遲為（）。

A.4
B.6
C.9
D.13


您可能感興趣的試卷

你可能感興趣的試題

1.多項(xiàng)選擇題集成電路的對(duì)等性設(shè)計(jì)要求（）。

A.高電平輸出電阻與低電平輸出電阻相同
B.輸出高電平容限與輸出低電平容限相同
C.高電平輸出電流與低電平輸出電流相同
D.高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同

2.多項(xiàng)選擇題采用集成塊在印制板上進(jìn)行連線設(shè)計(jì)通常屬于（）。

A.SSI設(shè)計(jì)
B.MSI設(shè)計(jì)
C.VLSI設(shè)計(jì)
D.基于FPGA的可編程設(shè)計(jì)

3.多項(xiàng)選擇題提高數(shù)字電路的集成度可以帶來(lái)哪些效果？（）

A.可能導(dǎo)致電路可靠性下降
B.可能導(dǎo)致數(shù)字系統(tǒng)的成本提高
C.可能導(dǎo)致電路抗干擾性提高
D.可能導(dǎo)致數(shù)字系統(tǒng)的運(yùn)算速度提高

4.多項(xiàng)選擇題關(guān)于對(duì)CMOS結(jié)構(gòu)的NAND3，下列說(shuō)法中，哪些是錯(cuò)誤的？（）

A.對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同
B.對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍
C.對(duì)CMOS結(jié)構(gòu)的NAND3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，低電平驅(qū)動(dòng)能力是高電平驅(qū)動(dòng)能力的3倍
D.對(duì)CMOS結(jié)構(gòu)的NOR3，若每個(gè)MOS器件的導(dǎo)通電阻完全相同，當(dāng)高電平容限與低電平容限相同時(shí)，高電平驅(qū)動(dòng)能力是低電平驅(qū)動(dòng)能力的3倍

5.多項(xiàng)選擇題關(guān)于CMOS邏輯單元，下列說(shuō)法中，哪些是正確的？（）

A.在同一芯片上制作大量晶體管就稱為集成電路
B.CMOS邏輯單元完全由晶體管在電路板上連接構(gòu)成
C.集成電路需要晶體管連接形成功能單元后再進(jìn)行封裝
D.集成電路的對(duì)等性設(shè)計(jì)要求各邏輯單元的高電平驅(qū)動(dòng)能力與低電平驅(qū)動(dòng)能力相同