為了實現(xiàn)全局平坦化，在集成電路中，經(jīng)常采用（）工藝。

光刻時，必須將硅片與掩模版進行對準，不同的掩模版之間也要對準，可以采用仔細觀察的方法。

MOS結(jié)構(gòu)指的是金屬氧化物半導(dǎo)體結(jié)構(gòu)的簡稱。

關(guān)于電路的層次，自下向上順序正確的是（）。

集成電路版圖物理驗證必須要做的步驟主要有哪些？（）

集成電路的制造工藝，需要采用隔離技術(shù)，常見的隔離方法有（）。

CMOS電路是通過有源區(qū)進行隔離的，屬于絕緣介質(zhì)隔離。

一個四輸入的或非門，一般采用幾個pitch？（）

MOS晶體管的源區(qū)、漏區(qū)及源、漏之間的溝道區(qū)域通常稱為（）。

我們利用LOCOS技術(shù)制作MOS中的（）。