A.可測性設(shè)計(jì)就是在設(shè)計(jì)階段考慮測試因素,犧牲一部分芯片面積換得測試的容易化
B.可測性設(shè)計(jì)使用自動(dòng)生成工具(ATPG),易于生成故障覆蓋率高的測試模式
C.可測性設(shè)計(jì)由于增加了設(shè)計(jì)負(fù)荷,將一定導(dǎo)致芯片整體開發(fā)成本的增加
D.可觀察性與可控制性是衡量可測性設(shè)計(jì)的兩個(gè)尺度
您可能感興趣的試卷
你可能感興趣的試題
A.制造誤差
B.性能問題
C.制造故障
D.功能未滿足顧客的需求
A.邏輯綜合的結(jié)果是唯一的
B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類
C.布爾邏輯公式的簡化一般與制造工藝無關(guān)
D.同一邏輯可以由多種電路實(shí)現(xiàn),邏輯綜合則選擇與面積、延遲時(shí)間、功耗等要求最接近的電路
A.算法級(jí)>門級(jí)>RTL級(jí)
B.RTL級(jí)>門級(jí)>算法級(jí)
C.門級(jí)>算法級(jí)>RTL級(jí)
D.算法級(jí)>RTL級(jí)>門級(jí)
A.算法級(jí)描述決定系統(tǒng)的實(shí)施方式(體系結(jié)構(gòu)、算法)
B.門級(jí)描述是基于基本元件(AND/OR/NOT/FF等)的電路設(shè)計(jì)
C.門級(jí)描述決定硬件的處理方式(數(shù)據(jù)電路與控制電路)
D.RTL描述包括時(shí)鐘級(jí)的時(shí)序設(shè)計(jì)
A.Fetch
B.Decode
C.Execute
D.Encode
E.Writeback
F.Compile
最新試題
QFP的結(jié)構(gòu)形式因帶有引線框(L/F),對(duì)設(shè)定的電性能無法調(diào)整,而BGA可以通過芯片片基結(jié)構(gòu)的變更,得到所需的電性能。
下面不屬于QFP封裝改進(jìn)品質(zhì)的是()。
鍵合工藝失效,焊盤產(chǎn)生彈坑的原因有()。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個(gè)數(shù)。
倒裝芯片的連接方式有()。
下面選項(xiàng)中硅片減薄技術(shù)正確的是()。
根據(jù)焊點(diǎn)的形狀,引線鍵合有兩種形式,分別是()。
下列對(duì)焊接可靠性無影響的是()。
關(guān)于電子封裝基片的性質(zhì),說法錯(cuò)誤的是()。
在近十年由于材料和設(shè)備的發(fā)展,同時(shí)伴隨電子產(chǎn)品功能的日益增強(qiáng),()再次來到大眾視線